2020/6/16(二)【日本專家】Chiplet小晶片封裝技術『線上+實體』

◆ 線上、實體同步推出 ◆

【前言】
半導體前段製程從28n技術節點後，CP值逐步下降。從5n技術節點開始，就一直遭預告摩爾定律即將終結，然而在2018年所發行的IRDS的發展路線圖中，預估1.5n技術節點將於＠2030完成。而另一方面，1.5n的Wafer成本試算相較於16n高達3.5倍，為了維持CP值，必須利用Chiplet，實現以往節點及尖端節點的搭配。基於對性能之要求，更加快了CPU與GPGPU的核心數量增加趨勢，晶片尺寸變得更大，而HBM用途的矽載板(Silicon Interposer)需要更大的尺寸，成本提高會更為顯著。 TSMC已開始佈局InFO-oS, Info-mS有機基板RDL。而Samsung也著手進行面板級大尺寸的RDL載板(Interposer)的開發，在此也同樣能看到適用於製造面板級大尺寸RDL的Intel全新戰略。 Intel目前持續加速進行EMIB,FOVEROS、Co-EMIB、ODI的Chiplet相關技術開發，可預見Intel即將正式發展RDL有機載板。
本課程特別邀請到專長於半導體封裝的日本IBM退役專家（技術理事）分享授課，主講人將分析、解說關於Intel, AMD, nVIDIA, TSMC, Smasung維持半導體性能的方法戰略。並分析該戰略所需的封裝技術之路線圖。隨著IEEE的HIR（Heterogeneous Integration Roadmap)高性能封裝路線圖，對於今後2.1D/2.3D/FO-WLP/Intel(EMIB, FOVEROS)的發展進行解說。最後，針對下方課綱內容進行分析，包括Chiplet間訊號傳輸的「差動(Differential）」及「單端（Single-Ended）」之比較、以及在Chiplet時代下，各大廠商對於增加晶片間頻寬(Bandwidth )與降低消耗電力的因應方式、以及今後的挑戰課題。實際課程進行時，講師將以日文演說，翻譯人員逐步中文口譯。內容精采可期，是您關注Chiplet封裝技術課題不可或缺的知識饗宴，機會難得，名額有限，敬請及早報名！
【舉辦時間】2020年6月16日(二) 13:00-16:00，共3小時
【舉辦地點】(1)雲端會議室：使用視訊會議軟體進入
(2)實體教室：經濟部專業人員研究中心（新竹市東區光復路二段3號）
【主辦單位】台灣平面顯示器材料與元件產業協會（TDMDA）
【議程大綱】本場以日文演講，搭配中文逐步口譯 1090616

※主辦單位得視情況保留變動講師、議程變更之權利

1090616課程表下載

【視訊課程說明】

1. 主辦方租借「實體教室」及「雲端會議室」兩者並行，請學員擇一參與。兩者方案皆提供紙本講義，採視訊上課者，講義與發票/收據將寄送至報名填寫的指定地址。

2. 「雲端會議室」裡可同時看到簡報畫面、講師本人。

3. 翻譯人員位於「實體教室」，以網路分點連線傳達中文口譯。

4. 因分點資源有限，建議同單位學員共用1分點（團報的學員，可在公司會議室中共同使用一台電腦與視訊設備進行課程）。

5. 主辦方所租借「雲端會議室」，與廠商共同保證雲端流量品質，採「多點」的多方參與方式，而非一般點對點。

6. 「雲端會議室」各分點當地網路流量，可能影響視訊品質。網速最低要求為200Kbps(KB)= 0.2Mbps(MB)，若您的網速未達此標準，或者對網路流量有所顧慮，建議參加實體課程。課後不得以此為退費理由。

7. 參與線上課程學員，將於課前一週收到視訊操作說明，請留意信件並先行測試

【報名費用】

1090616 1

【報名方式】

採『線上報名』
報名網址：https://pse.is/S8CFB (需用Google瀏覽器開啟)
※如有公司無法使用以上網址報名，請洽詢聯絡窗口。

【繳費方式】
採『銀行匯款』或『ATM轉帳』
銀行名稱：台灣土地銀行工研院分行
銀行帳號：156-001-000-195
銀行代碼：005
戶名：社團法人台灣平面顯示器材料與元件產業協會
<請e-mail您匯款帳號末五碼以確認繳費成功>

【聯絡資訊】
台灣平面顯示器材料與元件產業協會(TDMDA) www.tdmda.org.tw
Tel: 886-3-5916872 何小姐 e-mail：Email住址會使用灌水程式保護機制。你需要啟動Javascript才能觀看它
Tel: 886-3-5912264 陳小姐 e-mail：Email住址會使用灌水程式保護機制。你需要啟動Javascript才能觀看它